具体测试对象：
半导体体单晶及外延片（Si、GaAs、InP等）
MOS结构及介质/半导体叠层、肖特基二极管
PN结及PIN结构、量子阱及超晶格、太阳能电池PN结等
1 项目介绍
原理：对金属-半导体结或PN结施加直流反向偏压并叠加小幅交流信号，测量结电容随偏压的变化。反向偏压下耗尽层宽度随电压展宽，电容相应减小。由C-V曲线斜率与截距提取半导体掺杂浓度分布及内建电势，高频下可忽略界面态充放电响应。
作用：测定半导体纵向掺杂浓度分布，为工艺监控提供非破坏性手段。可提取肖特基势垒高度、内建电势及耗尽层宽度；评价注入或退火后的载流子激活效率；分析异质结界面的导带与价带带阶；为器件模型提供精确的掺杂与电荷分布参数。
2 样品要求
样品须形成整流接触或PN结结构，一侧为重掺杂或金属电极以提供欧姆接触，另一侧为肖特基接触或浅PN结。结面积须准确已知，通过光刻或掩膜限定以排除边缘效应。表面须洁净，结漏电流须远小于交流测试电流以维持结的纯电容特性。测试频率须足够高以冻结深能级陷阱响应，但须低于器件串联电阻引起的截止频率。
3 常见问题
3.1串联电阻效应导致电容测量偏高。
高阻中性区或背面接触引入的串联电阻与结电容构成RC网络，使测得的等效并联电容在高频下偏离真实耗尽电容，掺杂浓度计算结果偏低。应对策是采用阻抗分析仪的多参数拟合，提取串联电阻并从总阻抗中扣除，或选择低频测量使RC时间常数远小于交流信号周期。
3.2深能级陷阱充放电响应混入。
若测试频率接近深能级缺陷的发射时间常数倒数，陷阱态跟随交流信号充放电贡献额外电容，C-V曲线出现平台或斜率变化，掺杂分布提取失真。须在多个频率下测量，选取C-V曲线频率不依赖的频段进行掺杂分析，或采用变温C-V分离陷阱能级。
复制产品链接
长按图片保存/分享
询盘
询盘
东谱科技（广州）有限责任公司 东谱检测
Copyright @ Oriental Spectra All Rights Reserved
热线：
020-66834066 / 18565438025
邮箱：
test@orientalspectra.com
地址：
广东省广州市天河区白沙水路长兴创兴港5栋
